SRAM中的功耗來源
來源:宇芯有限公司 日期:2020-05-15 10:42:45
在CMOS電路中,功耗的來源主要有兩個方面
(1)靜態(tài)功耗,即反向漏電流造成的功耗;
(2)動態(tài)功耗,由電路作開關(guān)轉(zhuǎn)換時進(jìn)入過渡區(qū)由峰值電流引起的暫態(tài)功耗,以及負(fù)載電容和芯片內(nèi)寄生電容的充放電電流引起的功耗。
SRAM的功耗包括動態(tài)功耗(數(shù)據(jù)讀寫時的功耗)和靜態(tài)功耗(數(shù)據(jù)保持時的功耗)。圖4.1 給出了一個用來分析SRAM功耗來源的結(jié)構(gòu)模型[18],在這個模型中,將SRAM的功耗來源分成三部分:存儲陣列、行(列)譯碼器、以及外圍電路。
圖1 SRAM中的功耗來源
假設(shè)存儲陣列的規(guī)模為n 行m 列,那么當(dāng)行譯碼有效后某一行上的m 個存儲單元會同時處于活動狀態(tài)。這樣,SRAM 的動態(tài)功耗可以表示為:
其中,VDD是外部供電電壓,IDD是總電流,iact是選中單元的有效電流,ihld是未選中單元的漏電流,CDE是譯碼器每個輸出節(jié)點(diǎn)的電容,VINT是內(nèi)部工作電壓,CPT是CMOS控制邏輯和外圍驅(qū)動電路的總電容,IDCP是外圍電路的靜態(tài)電流,f是工作頻率(f=1/tRC:tRC是操作周期時間),IDCP表示外圍電路的總電流,它主要來源于列操作電路和I/O靈敏放大電路。在Vth不太小時,SRAM中的靜態(tài)漏電流ihld很小,但是,隨著器件尺寸和工作電壓的降低,漏電流成變得非常嚴(yán)重。對于現(xiàn)在的SRAM設(shè)計(jì),其行譯碼器通常采用CMOS NAND結(jié)構(gòu)[21] ( )C V f DE INT ,因此充電電流n + m 可以忽略,因?yàn)槊看尾僮髦皇沁x中陣列中的一行和一列(即n + m = 2 )。
假設(shè)字線的活動時間為,位線上的電流為,由于讀出操作時位線上的電壓變化很小(一般只有0.1~0.3V),所以位線上的充電電流可以忽略不計(jì),但必須注意的是,寫入操作時位線上的電流是不能夠忽略的,這樣,讀操作時的電流可以表示為:
SRAM中的靜態(tài)功耗主要來自于存儲單元的漏電流,與相比, 可以忽略,因此,其靜態(tài)功耗可以表示為:
關(guān)鍵詞:SRAM
宇芯有限公司自成立以來,我們專注于代理國內(nèi)外各大知名品牌的半導(dǎo)體元器件,代理品牌有NETSOL、JSC、everspin代理、來?xiàng)頛yontek、ISSI、CYPRESS,
VTI等多個品牌總代理資質(zhì),主要產(chǎn)品線為sram、mram、psram等其他存儲器芯片,致力于為客戶提供具有競爭優(yōu)勢的產(chǎn)品,是一家專業(yè)提供存儲方案解決商。